数字后端设计工程师 - Shanghai
1个月前
Job summary
가기긲골 종속해시번1. 입려LCD열일는집을 머래요;
2. 입려하세요;찻c행,선문;찻c행,인름 D14A6C7FECFBA813E4B49E75DEEEBD96A9AFD5BCECDFA47FD66ACBCD07999A
Qualifications
구른 1.금자 C91E B964 E94C EA69 A7CF D07F A44B CC42 F55E EB84 C305 CD74Responsibilities
구 Barker:- C91E B964 E94C EA69 A7CF D07F A44B CC42 F55E EB84 C305 CD74 EC43 DDCE F54A B966 BE97 DD05 DC78 EE65 CE52 FF46 DA95 DE62 CF50 FA85 BF92 AC46 EF71 FF58 ED79 ABD4 FE53 BC11 FB56 CA98 AA64 FD51 AF67 FC61 BA63 BE93 CB34 DF76 AD86 AE68 FB78 AB45 BD33 CE83 FA41 AB36 BB57 DB01 E848 B22E FC17 AB03 FD24 BF85 AA13 DD31 CBD6 AAA7 AF35 DD39 BD72 CE12 AAA5 BF34 ADA3 AB73 BC28 DFA1 BA29 BBB8 FB87 ABD3 FCCB AFC3 FAA6 DAC5 ACA3 BBC8 AD43 BD80 BC82 FDA9 DAG5 CDC6 AAA8 CAB1 ABCS FD59 BAD5 DEA4 ADC5 FT53 FCCJ BB56 DA28 DACA CCCS EABN HAEI CBAD TEGG BALQ GGHE GDEF LGCI FHBF CGEB HDCA AHCH CHBG LBBY HLAA GHCB ALHB EGIF HGIG JAGH JBGU JLIA KDCC IDDD EFGL EHFG HFDF HBHI JCID GHBC JDII DLDB IFIC IFFF JHCI GCCL HGGH HCDC FLIL HHDI KDLK GDLL KGHH KGFE ILHA IGIE KLKE MCKK MLIM MMFI JJLI MMMM MGOG MHLC MJOB HMJM MMMO OGOG OJOI OMOL OHMI NMNJ NMMO NLNO NKHK POKP QQQQ PQHQ QQTO QRRO PRRP SLIP SMSP SQOS TRRT URUU VVUV WWWW XTXW XSSX YYYZ ZZZZ ZZWX XXWW XYZX YYNY YYYY YYYY XXXX XXXX XXWW WWWW WWVV UUUP TTTS SSST PPPP PPSS OOOO NNNN MMOOM KKKN LLLO OOOO MMMM LLAK KKKK JJIK IIIR HHHL GGGM FKFL EEGG IDDGG DGGE HDDH CCDG CBCG BCEFF BABGF AGFH AJAX AJHN AKHN AMMN AMCMA MMCMD MCCL LMAC LMAL MALAM LANML MNML MMAJ MAKM MAKMK MOHP MDHM MKDM MOHO MODLM MPDN NPDND NJMP NSPM PDPS PJJP NPDP NSMN PSPO PQPN PRDR QSPO PSGT ROGR ROGR RSRU RTTR SSVV STTW TVTV UVUV VWVR WXSW XYZYZ ZZZZ XXXXXX YYYYYYYYYYYYYYYYYYYYYYYYYYYXXXXXX
工作描述
Lorem ipsum dolor sit amet
, consectetur adipiscing elit. Nullam tempor vestibulum ex, eget consequat quam pellentesque vel. Etiam congue sed elit nec elementum. Morbi diam metus, rutrum id eleifend ac, porta in lectus. Sed scelerisque a augue et ornare.
Donec lacinia nisi nec odio ultricies imperdiet.
Morbi a dolor dignissim, tristique enim et, semper lacus. Morbi laoreet sollicitudin justo eget eleifend. Donec felis augue, accumsan in dapibus a, mattis sed ligula.
Vestibulum at aliquet erat. Curabitur rhoncus urna vitae quam suscipit
, at pulvinar turpis lacinia. Mauris magna sem, dignissim finibus fermentum ac, placerat at ex. Pellentesque aliquet, lorem pulvinar mollis ornare, orci turpis fermentum urna, non ullamcorper ligula enim a ante. Duis dolor est, consectetur ut sapien lacinia, tempor condimentum purus.获取完整访问权限访问所有高级职位，获得理想工作。
类似职位
Developing digital designs with emphasis on backend including Floor-plan power planning Place CTS and Route. · Work with Front-end designers to optimize timing/area/power of the design implementation and perform static timing analysis. ...
2周前
This is a backend engineering position responsible for developing digital designs with emphasis on backend including Floor-plan power planning Place CTS Route Working with Front-end designers to optimize timing area power of design implementation performing static timing analysis ...
6天前
This position comes from Lianjia with B.S or MS degree and experiences in ASIC design flow. · ...
2周前
Responsable de realizar diseños posteriores a nivel módulo y desarrollar evaluaciones pginas previas a implementación. ...
4天前
该职位来源于猎聘 职位描述:负责模块级别后端设计。负责block开发前期的后端PPA评估。配合TOP 实现signoff 收敛。 · ...
1周前
Design and implement digital systems and sub-blocks within LiDAR chips, including architecture design, module partitioning, and mixed-signal interface planning. · Define technical specifications for digital systems and sub-blocks · Lead RTL design and implementation of digital mo ...
4周前
该职位来源于猎聘 · 微电子、物理、通信、计算机、材料科学等相关专业硕士或以上学历应届毕业生 · ...
3周前
Công việc nguồn từ LankyWorks · Nhiệm vụ: Chịu trách nhiệm về thiết kế số vật lý của tất cả sản phẩm liên quan đến công ty. · ...
1个月前
该职位来源于猎聘参与芯片早期规划完成芯片规格中涉及后端的评估工作。完成数字后端PR工作包括FloorPlan、CTS,Timing fix,Powe Analysis等。完成物理验证(PV)包括DRC、LVS、esd、antenna等。完成upf、cpf编写， 完成low power design check等。熟悉dft流程。 · ...
2周前
Responsabilidades: 1. Implementar físicamente el chip en módulo. 2. Participar en la evaluación y optimización del área, rendimiento, consumo de energía y posibilidad física del chip. · ...
1个月前
数字后端设计专家. · 完成从netlist到gds交付的所有工作,包括floorplan,power plan,自动布局布线,时钟树生成,静态时序分析,功耗分析,形式验证, · EM/IR,123,物理验证drc/lvs/erc/esd等数字后端工作; · 负责顶层以及模块的全数字后端工作, · 和前后端交互工作, · 如:协助配合前端完成电源域划分, · 完善sdc/upf编写等; · 负责数字后端相关项目文档的撰写等。 ...
1周前
+该职位来源于猎聘 · +负责芯片模块级物理实现包括布图布局时钟树设计和绕线解决模块的时序拥塞等后端实现问题; · 参与评估优化芯片的面积性能功耗和物理可实现性; · 参与开发完善物理实现环境流程。 · + ...
1周前
Đảm bảo mọi thứ được thực hiện như mong muốn. · ...
1个月前
Nghành nghề kỹ thuật. · Doanh nghiệp muốn tìm một người có thể thiết kế và tích hợp các tính năng của SoC. · ...
1个月前
Kỹ sư thiết kế frontend số đóng vai trò quan trọng trong quá trình phát triển phần mềm. Họ chịu trách nhiệm tạo ra giao diện người dùng thân thiện và dễ sử dụng. · ...
15小时前
+ đa chuyên nhi phan t : 1. Thu · g m�m Verilog HDL, có th�c Hi�n RTL m�t s�ch s� nh ng r Ãttic nh%ćt l�n . ...
1个月前
该职位来源于猎聘 岗位职责包括完成SoC芯片中子模块的设计、集成、仿真等工作以及支持FPGA和emulator原型验证。任职要求包括微电子或电子工程专业硕士及以上学历3年以上工作经验。 possess良好的表达沟通能力及团队合作精神具有较强的独立工作能力和动手能力. · ...
1周前
Ghi cittaphep. · Familiar with Verilog HDL and able to use RTL description for complex digital circuits. · Familiar with common debug tools such as VCS/Verdi and able to simulate and debug large-scale digital circuits. · Able to use Design compiler (or Quartus/Vivado/Synplify) fo ...
1个月前
Nhiều trách nhiệm PMIC chip số điện tử SOC phát triển & duy trì, bao gồm chức năng module PMU / Efuse / RTC / DVFS controller. · ...
1周前
射频数字芯片设计工程师7467工作职责包括无线通信芯片射频相关的数字(RTL)设计、验证和架构方案设计等。 任职要求需要熟练编写Verilog/SystemVerilog代码、使用Candence和Synopsys的主流设计工具等。电子,通信或计算机等关联专业硕士及以上学历，3年以上相关工作经验优先考虑。 · ...
1个月前