数字工程师实习生 - Shenzhen, Guangdong

This position involves producing test cases based on specifications for new tool functionality. The role also requires increasing the depth and breadth of existing tests. · Produce test cases according to specifications. · Increase testing case depth and width. · ...

This role involves participating in system design planning for clocks, resets, and power supplies. The candidate will be responsible for physical design from Netlist to GDSII including layout routing. · ...

Có thể tham gia kế hoạch sớm để hoàn thành phần nào liên quan đến sau đầu cuối. Hoàn thiện phần PR cho Digital Backend bao gồm FloorPlan CTS Timing fix Power Analysis. Đánh giá PV DRC LVS esd antenna. · Familiar với Synopsys Cadence EDA Tool Signoff Process đã có nhiều sản phẩm đ ...

Banillary 1: phòng thuťc tớa PCIe sát hệ thống. · Ghi nh&iệm theo quy trinh lịch suất. · Nghi cám DV và hợp tác với DFT đ [û]i nhi&ªn dế yêu cầu để tạo ra vectơ kiểm tra chức năng cho các IP tương ứng. · ...

该职位来源于猎聘 岗位职责: 1、负责SOC芯片/ASIC芯片从netlist到tap-out的全流程工作。 2、与前端设计人员共同协商解决物理设计过程中遇到的问题,优化设计方案。 3、及时编写各种设计文档和标准化资料,实现资源、经验共享。 ...

This job is with Amazon, an inclusive employer and a member of myGwork – the largest global platform for the LGBTQ+ business community. Please do not contact the recruiter directly. · Amazon Private Brands aims to offer customers a wide selection of low-priced products with good ...

We are looking for customer-obsessed interns to lead initiatives that further develop workflow automation, improve datamining and visualization. · Gain product quality management knowledge; · Apply your learnings in business environment; · ...

数字Ic设计工程师工作职责: · 횎c고verilog/VHDL/SystemVerilog프는 의세할요,챺소원 머세할;구나 VCS/DC/DCG/PT/Formality/PTPX로 문성,안녕.골을 ASIC치을 · 문성 AXI보를댐; · ...

· 工作职责 · 1、完成模块从算法/协议到架构的实现; · 2、完成模块的RTL实现及相关验证工作; · 3、完成模块的PPA(Performance,Power,Area)优化; · 4、参与算法/协议/架构的评估与优化; · 5、参与模块的FPGA验证及芯片调试; · 6、参与技术方向的规划和解决方案的评估。 · 任职要求 · 1、电子/信息相关专业,硕士及以上学历,3年以上工作经历; · 2、熟悉verilog RTL描述语言;C/C++语言; · 3、熟悉数字电路设计和验证方法学; · 4、熟悉video codec(encoder/deco ...

We are looking for customer-obsessed interns to lead initiatives that further develop workflow automation, improve datamining and visualization.The successful candidate will enjoy diving deep into data and identifying insights, as well as have a curious mind on manufacturing and ...

· 工作职责 · 1、完成模块从算法/协议到架构的实现; · 2、完成模块的RTL实现及相关验证工作; · 3、完成模块的PPA(Performance,Power,Area)优化; · 4、参与算法/协议/架构的评估与优化; · 5、参与模块的FPGA验证及芯片调试; · 6、参与技术方向的规划和解决方案的评估。 · 任职要求 · 1、电子/信息相关专业,硕士及以上学历,3年及以上工作经历; · 2、熟悉verilog RTL描述语言;C/C++语言; · 3、熟悉数字电路设计和验证方法学; · 4、熟悉video codec(encoder/dec ...

单，对数字电路的组合逻辑、时序逻辑(寄存器、状态机等) ，pic · ） · ） · ...

新建RTL小组,为ASIC项目设计和开发先进的RTLIP核。负责定义技术规范,管理IP微架构和设计评审等 · 负责ASIC IP 开发的小组管理。 · 分析 IP 需求撰写技术规范研究并提出解决方案等 ...

· 参与讨论和制定芯片产品规格架构设计软硬件划分模拟数字功能划分参与模块规格制定完成架构设计与模块定义完成RTL编码仿真验证文档撰写支持模块EDA验证FPGA验证实现数字电路综合DFTSTAPR一致性检查负责及支持项目数字研发设计与验计划组织实施支持产品validationdebug相关工作直至量产硕士学历微电子电子信息电子科学技术集成电路专业熟练使用电路设计工具有全流程项目跟进经验能力者优先具备学习能力创新精神良好的合作意识主动性。 · ...

该职位来源于猎聘 职责描述: · 1. 负责芯片中数字模块及系统级验证工作。 · 2.依据数字设计规格书提取测试用例及撰写验证文档。 · 3.依据验证文档撰写testcase并能够仿真发现并反馈问题。 · 4.回归验证并收集验 · 5. 参与芯片的样品调试和量产调试。 · 6. 参与搭建模块级到系统级可重用的 · <!-- --> ...

该职位负责数字模块的需求理解、设计方案制订、数字模块设计开发实现和建模以及测试与debug分析等工作。 · ...

· ,digital circuit theory foundation and familiar with verilog language. digital IC design process and EDA tool mastery. FPGA test platform setup for chip-level testing verification. electronic product English document reading skills. · ...

该职位来源于猎聘，主要负责数字芯片前端设计、开发及验证。 · 三年以上的数字芯片前端设计工作经验 · 熟悉Verilog语言的RTL设计 · ...

该职位来源于猎聘 · 职位描述: · 1、深入理解客户需求,参与客户技术交流、产品演示及解决方案宣讲。 · 2、基于客户场景,利用UE(虚幻引擎)和Unity进行快速原型搭建、概念验证(PoC)及技术方案设计。 · 3、编写专业的技术方案书、投标文件(技术部分)、产品白皮书及演示材料。 · 4、本科及以上学历,计算机、软件工程等相关专业。 Familiar with UE(Unreal Engine) or Unity engine. · Possess actual project development or demonstration produ ...

该职位来源于猎聘 岗位职责: 根据项目需求做芯片架构设计、编写工程Specification。 · ...